1、 完成大规模SOC芯片floor plan整合、top版图的布局布线，能担任Layout项目负责人

2、 对模拟基本电路结构和IP模块有较深刻的认识，能做到项目时间、芯片成本、产品性能的最优权衡；

3、 完成模拟芯片版图、数模混合芯片版图设计和版图验证工作；

4、 与电路设计工程师充分沟通，特别针对信号流、寄生、隔离、匹配等画法的处理，确保版图工作满足电路设计的要求；

5、 组织完成Layout的Check Review，相关文档撰写工作；

6、 和电路设计工程师一起完成芯片ESD、Latch up、EFT等性能的提升和优化；

7、 协助完成芯片Debug工作，并实施整改和优化；

8、 参与芯片实效分析、从Layout角度提升芯片良率；

任职要求：

1、 电子或微电子相关专业本科及以上学历优先；

2、 熟悉大规模芯片的设计流程，熟悉芯片的制造工艺与流程；

3、 熟练使用Virtuoso，Calibre等设计验证工具，熟悉skill语言，有较强的脚本操作能力；

4、 熟悉电源芯片开发系列的Bipolar、BCD等高压工艺流程，熟悉标准逻辑工艺平台（110nm~20nm）的工艺流程及特点等；

5、 5年以上IC Layout相关工作经验，有主持多颗大规模SOC芯片量产经验优先；

6、 具有良好的团队意识、沟通能力和适应能力；